Chip de IA analógico da Universidade de Pequim promete 12x mais velocidade com 1/200 da energia

Em vez de processar intermináveis sequências de uns e zeros como um processador tradicional, este chip experimental recorre à física analógica para executar tarefas de IA. A promessa é notável: cargas de trabalho à escala de centros de dados com apenas uma pequena fração da factura energética.

Uma ideia com 50 anos, recriada para a era da IA

Durante décadas, a evolução da computação seguiu uma fórmula conhecida: mais transístores, chips mais pequenos e frequências de relógio superiores. Esta receita digital trouxe-nos os smartphones, a computação em nuvem e a IA moderna, mas criou também um problema energético cada vez maior.

Investigadores da Universidade de Pequim decidiram pôr essa fórmula em causa. O seu chip de IA protótipo deixa de usar a lógica binária como modelo central e recorre, em alternativa, a circuitos analógicos que tratam a informação como sinais eléctricos contínuos, e não como bits discretos.

Este chip de IA analógico consegue, alegadamente, executar cargas de trabalho essenciais até 12 vezes mais depressa do que processadores digitais avançados, consumindo cerca de 1/200 da energia.

A ideia não é inteiramente inédita. Antes de as máquinas digitais se imporem, os engenheiros construíam computadores analógicos capazes de resolver equações através da modelação de tensões e correntes. A novidade está na tentativa de tornar novamente prática esta abordagem, recorrendo a técnicas modernas de fabrico e ligando-a directamente a algoritmos de IA.

Como a computação analógica altera a equação

Da lógica sequencial à física a fazer o trabalho

Os processadores digitais dividem as tarefas em extensas sequências de operações. Cada soma, multiplicação ou comparação corresponde a um pequeno passo inserido num calendário rígido. Mesmo em chips muito paralelos, como as GPU, esta sequência domina o consumo energético e a latência.

O hardware analógico funciona de outra forma. Os números são expressos por tensões ou correntes que variam de forma contínua, e os cálculos ocorrem à medida que esses sinais interagem dentro do próprio circuito.

• Os chips digitais calculam alternando milhares de milhões de transístores em passos coordenados.
• Os chips analógicos calculam deixando o comportamento eléctrico realizar muitas operações em simultâneo.

Este paralelismo resulta “gratuitamente” da física do dispositivo. Em vez de executar milhares de instruções para actualizar cada parâmetro de um modelo de IA, o circuito analógico chega a um novo estado através de uma única transição física.

Ao calcular directamente no local onde os dados estão guardados, o chip reduz a dispendiosa transferência entre a memória e as unidades de processamento, uma importante fonte de desperdício energético nos actuais servidores de IA.

Cargas de trabalho reais de IA, e não apenas problemas simples

A equipa liderada pelo investigador Sun Zhong procurou demonstrar que a IA analógica consegue lidar com dados grandes, complexos e do mundo real. Os resultados, publicados na revista Nature Communications, centram-se numa técnica matemática denominada factorização de matrizes não negativas, ou NMF.

A NMF é amplamente utilizada em sistemas de recomendação, análise do comportamento dos utilizadores e processamento de imagem. Procura padrões ocultos em enormes tabelas de números, como os filmes que tendem a atrair o mesmo grupo de espectadores ou as regiões de uma imagem que partilham características semelhantes.

Em hardware digital convencional, a NMF torna-se rapidamente dispendiosa quando os conjuntos de dados atingem milhões de entradas. O chip de Pequim executa directamente a etapa central da NMF como uma operação analógica, incorporando essencialmente a matemática na arquitectura física.

Em testes semelhantes aos motores de recomendação comerciais da Netflix ou do Yahoo, o chip tratou conjuntos de dados comparáveis a uma velocidade muito superior e com um consumo de energia drasticamente menor do que os dos seus rivais digitais recentes.

A mesma abordagem foi testada na compressão de imagens. O chip analógico reconstruiu imagens com uma qualidade visual próxima da obtida por algoritmos digitais de elevada precisão, ao mesmo tempo que reduziu para metade as necessidades de armazenamento.

Porque o hardware de IA actual encontra uma barreira energética

O estrangulamento da memória nos chips modernos

Os aceleradores de IA de topo, como as GPU da série H da Nvidia, apresentam um desempenho computacional impressionante. Porém, a sua eficiência é condicionada por um problema simples: a deslocação dos dados.

Cada operação de IA movimenta números entre bancos de memória e núcleos de processamento. Este fluxo constante de ida e volta domina tanto o tempo como o consumo energético. À medida que os modelos crescem para centenas de milhares de milhões de parâmetros, essa transferência torna-se um sério estrangulamento.

O chip da Universidade de Pequim utiliza computação analógica “na memória”. Ou seja, os mesmos componentes físicos armazenam os números e transformam-nos. Os cálculos decorrem onde os dados já se encontram, encurtando o percurso e reduzindo a energia desperdiçada.

Algumas estimativas do grupo de investigação indicam que, em operações específicas, a concepção analógica poderia teoricamente atingir acelerações de até 1.000 vezes face às principais GPU, caso seja ampliada e aperfeiçoada.

A matemática integrada no silício

A factorização de matrizes não negativas pode parecer uma matéria especializada, mas está no centro de muitos algoritmos de recomendação e de detecção de padrões. Formalizada no final da década de 1990, divide uma matriz grande em duas matrizes menores que captam a estrutura subjacente, impondo que todos os valores se mantenham acima de zero.

Os sistemas digitais tratam a NMF como uma longa série de passos de multiplicação e adição. O chip chinês materializa esse processo directamente nos seus circuitos. As tensões representam as entradas da matriz, enquanto a configuração do hardware aplica as restrições de não negatividade e as regras de actualização.

Um algoritmo que antes existia apenas como código surge agora como um processo físico, a desenrolar-se num chip gravado em silício.

Um revisor científico descreveu os ganhos de velocidade e eficiência energética nos casos testados como abrangendo “várias ordens de grandeza”, uma expressão que revela surpresa genuína na linguagem habitualmente prudente das publicações científicas.

Impacto potencial nos centros de dados e na estratégia nacional

Porque é relevante para os fornecedores de nuvem

Os centros de dados de IA já consomem tanta electricidade como pequenos países. O treino de um único modelo de grande dimensão pode exigir megawatts-hora de energia, além dos custos de refrigeração e de infra-estruturas. Os governos começam a analisar este consumo com mais atenção, enquanto os fornecedores de serviços de nuvem enfrentam pressão para controlar as emissões.

Um chip que execute tarefas centrais de IA com 200 vezes menos energia, ainda que apenas num subconjunto de cargas de trabalho, poderia alterar a economia dos sistemas de recomendação, das plataformas de conteúdos e de algumas ferramentas de análise.

A China tem uma motivação adicional. Os controlos de exportação dos EUA sobre GPU de elevado desempenho levaram os seus investigadores a procurar alternativas. A aposta em concepções analógicas, dependentes de componentes e conhecimentos diferentes, oferece um caminho menos exposto a sanções tecnológicas estrangeiras.

Onde a IA analógica poderá ser aplicada primeiro

É pouco provável que os chips analógicos substituam os processadores de utilização geral. Adaptam-se melhor a tarefas específicas cuja matemática seja bem compreendida e estável. Entre as utilizações iniciais mais prováveis encontram-se:

• Motores de recomendação para plataformas de streaming, comércio electrónico e redes sociais.
• Compressão de conteúdos multimédia em tempo real nas redes de distribuição de conteúdos.
• Processamento de sinal em infra-estruturas de telecomunicações.
• Aceleradores especializados integrados em sistemas de IA de maior dimensão.

Podem surgir arquitecturas híbridas, nas quais os chips digitais tratam da lógica de controlo e de ramificações complexas, enquanto os coprocessadores analógicos assumem os núcleos numéricos exigentes, como a NMF ou as multiplicações de matrizes.

Limites, riscos e o que ainda falta demonstrar

Ruído, precisão e fiabilidade

Os circuitos analógicos enfrentam dificuldades que os engenheiros digitais procuram evitar. O ruído eléctrico, as variações de temperatura e as diferenças de fabrico podem distorcer os resultados. Na IA, que admite alguma imperfeição, isto poderá ser aceitável, mas os limites continuam por definir.

Os centros de dados também valorizam a previsibilidade. O hardware tem de comportar-se da mesma forma em todas as utilizações, em milhões de chips e durante anos. Os protótipos de laboratório raramente oferecem garantias nessa escala.

Há igualmente uma questão de flexibilidade. Quando um método matemático fica integrado no silício, actualizá-lo não é tão simples como aplicar uma correcção de software. Isto torna os ciclos de concepção dos chips e a escolha de algoritmos decisões muito mais estratégicas.

Segurança, manutenção e competências

A IA analógica levanta novas questões de segurança e manutenção. Poderão atacantes explorar pequenas flutuações eléctricas para inferir dados sensíveis? Como devem os operadores testar e calibrar placas cujo comportamento depende de efeitos físicos subtis?

Os engenheiros com formação em sistemas digitais poderão necessitar de novas competências. Conceber, validar e depurar aceleradores analógicos exige uma combinação de conhecimento da física dos dispositivos e de especialização em aprendizagem automática que ainda é rara.

O que isto significa para a tecnologia do dia-a-dia

Se os chips de IA analógicos alcançarem maturidade comercial, os utilizadores poderão sentir a mudança primeiro de forma indirecta. As recomendações poderão ser actualizadas mais depressa com o mesmo orçamento de hardware. As plataformas de vídeo poderão disponibilizar transmissões de qualidade superior sem aumentar excessivamente o consumo de energia. Centros de dados mais pequenos poderão operar serviços de IA sofisticados sem refrigeração à escala industrial.

Existe também uma dimensão local. Aceleradores analógicos compactos e de baixo consumo poderão ficar mais próximos dos locais onde os dados são gerados: em estações de base, linhas de produção ou até electrodomésticos. Isto permitiria retirar algum processamento de IA da nuvem e executá-lo no local, reduzindo a latência e o tráfego de rede.

Por outro lado, a chegada de chips mais eficientes pode incentivar uma utilização ainda maior de IA. Menos energia por operação não significa automaticamente um consumo total inferior se o número de operações continuar a crescer. Os decisores políticos e as empresas terão de acompanhar ambos os lados deste balanço.

Por agora, o protótipo chinês recorda que o progresso na computação nem sempre segue uma linha digital recta. Por vezes, recuperar uma ideia analógica antiga e combiná-la com a matemática moderna da IA pode desbloquear um desempenho que densas filas de transístores têm dificuldade em igualar.